| 标题 | ASIC设计笔试题 |
| 范文 | ASIC设计笔试题 ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。下面就由第一范文网小编为大家介绍一下ASIC设计笔试题的文章，欢迎阅读。 ASIC设计笔试题篇1 1,从RTL coding到GDS文件生成的5个步骤,简要描述具体做什么,使用了什么工具. 2,很多个英文简写,选5个解释是什么 FIFO, P&R, setup/hold time, CPLD, RISC, STA, ... 3,1)半加器和全加器的定义 2)用bool表达式表示一个全加器,并用门电路实现 3)用一个半加器和一个全加器实现一个快速进位加法器 4,写一个同步FIFO的控制逻辑,已知SRAM的连接,要求深度用DEPTH表示 5,南北桥通信过程是上电之后北桥询问南桥是否准备好,若准备好进入Connected状态,传 输数据和命令,若长时间没有数据传输则进入Disconnected状态以节约资源.给出了几个状态跳转信号 1)画状态跳转图 2)若南北桥信号传输时延有2T,怎么修改状态图 3)若有握手信号,怎么修改状态图 6,智力题 选做题,只记得4道了,还不全 1,1)6层电路板,有100M的高速信号和一层低速信号,怎么分层,原因 2)小电容,偶合电容和大电容在电路中分别是什么作用 3)若板上有32个IO,同时跳变,开关跳变方式,给了几个参数,然后要计算电感电容大小 2,给出一个组合时序程序,已知几个波形,画其他信号的波形(组合逻辑,时序有posedge和negedge,参数还互相嵌套,非常烦杂) 2)3)问不记得了,没做 3,a. caching 和 pre-fetch都是提高数据访问效率的方法，简述其含义。 b. 说明cache的两种写回方式。 c. 在嵌入式中，以上两种方法分别可以被用在下面哪个功能中BIU和DMA。 4,M种颜色的球放入n个盒子中，每个盒子中球的个数和颜色不定，有一个m种颜色的色盘 ，设计一种数据结构，从n个盒子中拿出最小数量的盒子，填满色盘。 例如m=5;n=6 盒子1：1, 3 ,4 盒子2：1 盒子3：2，5 盒子4：1，3 盒子5：2，4，5 盒子6：3 答案为：盒子1和盒子3 ASIC设计笔试题篇2 1,序列检测,写代码 2,写代码,实现将信号A进行同步,产生信号B,信号A可视为无毛刺信号 RST hhhblllllllllllllllllllll CLKA ababababababababababababab A llllllahblllllllllllllll CLKB lllahhbllahhbllahhbllah B lllllllllllahhhhhbll RST,CLKA,CLKB,A是输入,B是输出 3,异步FIFO定义,空满信号是哪个时钟域产生的 4,1)什么是setup time violation,hold time violation 2)一张图,如果没有setup time violation,计算最快时钟周期 3)另外一张图,是否有hold time violation,为什么? ASIC设计笔试题篇3 1,描述一段PERL代码的功能 2,用CMOS画AB+CD,和主从触发器 3,1)有输入A[1:0]和B[1:0],输出A_gt_B, A_lt_B, A_eq_B,写代码实现,只能用与,或,非 逻辑2)写激励模块,测试上面的代码,要求三中不同的输出,并且输入20个时间单位变化一次,100个时间单位结束仿真 4,CACHE的优点,如果提高命中率 5,良好的代码风格哪些特点,两段代码指出优缺点 6,5输入3输出的选通模块,设计一个算法,要求high performance,输入相互独立,优先级相同 |
| 随便看 |
|
范文大全网提供教案、简历、作文、工作总结等各类优秀范文及写作素材，是综合性免费范文平台。